|
基本開關(guān)電路
有多種電路可用于壓電膜的接口,包括場(chǎng)效應(yīng)晶體管
(FET),運(yùn)算方大器(OpAmps)和低電流數(shù)字邏輯電路(CMOS) 。
由于FET已用于表面貼裝技術(shù),可在小尺寸應(yīng)用時(shí)考
慮用FET。使用FET時(shí)應(yīng)考慮的重要特性是開關(guān)頻
率,壓電膜電容,FET關(guān)斷狀態(tài)的漏電流,輸入偏置阻
抗和電磁干擾 (EMI)屏蔽。
圖43和圖44是典型的壓電膜開關(guān)的FET電路圖。
圖43,共漏極或源極跟隨器在應(yīng)用中應(yīng)用的很好,
在應(yīng)用中簡(jiǎn)單的緩沖器是重要的。在這里,電路電壓增益
約為1。
在圖44中的共源極點(diǎn)路對(duì)需要電壓增益的低頻
應(yīng)用是合適的。增益由阻抗Rd和Rs確定。當(dāng)增益增
加時(shí),頻率帶寬按每20dB增益/十倍頻程的系數(shù)減小。
運(yùn)算放大器為壓電膜開關(guān)應(yīng)用提供了很大方便。
對(duì)特定的應(yīng)用,很容易與其匹配。重要的運(yùn)算放大器
電路特性包括輸入偏置阻抗,薄膜開關(guān)電容和EMI屏蔽。
圖45的運(yùn)算放大器電路,一個(gè)電荷放大器,適合一
個(gè)測(cè)得的振動(dòng)觸發(fā)開關(guān)的應(yīng)用。在小信號(hào)應(yīng)用中也工
作的很好。一個(gè)電荷放大器消除了壓電膜和連接電纜的
時(shí)間常數(shù)效應(yīng)。電荷放大器是一個(gè)零輸入阻抗的電流運(yùn)
算電路,結(jié)果是在膜兩面沒有電壓產(chǎn)生。電荷放大器快
速的吸收薄膜產(chǎn)生的電荷。由于在薄膜電極上無電荷,
薄膜表現(xiàn)出無時(shí)間常數(shù)。
薄膜和連接點(diǎn)纜的電容在電路的傳遞功能上沒有反
效應(yīng)。因而薄膜尺寸和電纜長(zhǎng)度公差控制不需要特別嚴(yán)
格。電荷被從薄膜輸送到放大器反饋環(huán)的電容, 此電容
確定輸出電壓: V=Q/Cf。
該電荷放大器需要一個(gè)有高輸入阻抗和低偏置電流
的運(yùn)算放大器。一個(gè)高輸入阻抗避免了在反饋電容上電
荷的泄漏，低偏置電流防止反饋電容過度充放電。電荷
放大器電路的布局是關(guān)鍵。運(yùn)算放大器外殼必須很好接
地輸入端應(yīng)保護(hù)好并象外殼一樣很好接同一地。
有保護(hù)輸入端的布局見圖46。為防止運(yùn)算放大器放
大造成的泄漏噪聲,應(yīng)用絕緣良好的STANDOFF接頭端接
輸入電纜。
盡管有上述保護(hù)措施,輸出電壓仍會(huì)漂移。為補(bǔ)償漂
移，通常在電路中設(shè)計(jì)一個(gè)復(fù)位開關(guān)隔一端時(shí)間用手動(dòng)
將輸出置零。一種就是在電阻上串聯(lián)一個(gè)簧片開關(guān),但與
反饋電容Cf并聯(lián)。起動(dòng)簧片開關(guān)關(guān)閉此開關(guān),放掉存在
反饋電容內(nèi)的電壓。
另外一個(gè)方法是用一個(gè)MOSFET器件,在這器件中最大輸出電壓和關(guān)門電壓決定FET的最小門電壓。實(shí)際應(yīng)用中,給MOSFET門一個(gè)大于放大器電壓的電壓,降低其漏/源極阻抗和為反饋電容放電創(chuàng)造一個(gè)電流路徑。
第三種辦法是在反饋回路并一個(gè)分壓電阻。這個(gè)電
阻產(chǎn)生一個(gè)時(shí)間常數(shù)(CfRf), 這個(gè)時(shí)間常數(shù)與薄膜電容
無關(guān)并可精確控制。
圖47的信號(hào)電平檢測(cè)器適用于大信噪比的應(yīng)用。這
個(gè)電路對(duì)在低電平振動(dòng)中檢測(cè)沖擊是理想的。對(duì)信噪比
低和必需將沖擊或壓力信號(hào)從背景振動(dòng)中鑒別出來的情
況，圖48的微分放大器電路是合適的。這個(gè)電路由兩個(gè)
驅(qū)動(dòng)微分放大器的傳感器組成。
這個(gè)電路用共模抑制概念。兩個(gè)開關(guān)機(jī)械耦合用于
消除模擬二者的不想要的振動(dòng)。在一個(gè)開關(guān)上的輸入或
壓力信號(hào)會(huì)產(chǎn)生輸出,而另一個(gè)卻沒有。
CMOS 邏輯電路提供了與壓電薄膜接口的一個(gè)低成
本方案。如前所述,用CMOS技術(shù)實(shí)現(xiàn)的低能耗電路非常
適合于壓電薄膜開關(guān)。對(duì)壓電薄膜來說CMOS應(yīng)用一般
是對(duì)低頻工作。其它要考慮的特性包括器件輸入泄漏電
流,輸入阻抗,輸入偏置阻抗,和EMI效應(yīng)。例如,一個(gè)
CMOS電路可用于感應(yīng)一個(gè)單個(gè)沖擊或一個(gè)壓力信號(hào)。
圖49的D觸發(fā)器顯示沖擊或壓力信號(hào)會(huì)推動(dòng)一個(gè)
聲音報(bào)警。
圖50中的電路在記數(shù)應(yīng)用中感應(yīng)多次沖擊或壓力
信號(hào)。
對(duì)與壓電膜接口有許多不同的CMOS電路配置可用。
所有電路的共同點(diǎn)是輸入偏置電阻與壓電薄膜并聯(lián),輸
入電阻與壓電薄膜串聯(lián)。偏置電阻負(fù)責(zé)漏電流而串聯(lián)電
阻限制電流保護(hù)其不受靜電放電電荷的沖擊。
電纜
在不可能在壓電薄膜傳感器附近接入放大電路的應(yīng)用中,必需考慮選用可傳輸高阻信號(hào)的連接電纜。
屏蔽的同軸電纜被用于減小噪音時(shí),會(huì)產(chǎn)生電纜泄漏和附加電容。在大多數(shù)情況下,電纜的初始絕緣層已有較高的阻抗,非極化塑料如高純度聚乙烯或Teflon®(PTFE)。由于電纜的移動(dòng)產(chǎn)生噪音從而干擾信號(hào)傳輸,使電纜保持非
振動(dòng)狀態(tài)同樣是重要的。
制造
壓電膜卷料是在凈化房環(huán)境下生產(chǎn)的，首先是將PVDF顆粒料熔化并擠壓成片狀，然后，再進(jìn)一步延展至擠壓片料1/5的厚度。低于聚合物熔點(diǎn)溫度的延展使分子的鏈群成為平行的結(jié)晶面，稱之為“β相”。為取得高等級(jí)的壓電活度，將這種β相的聚合體置于很高的電場(chǎng)中，使晶粒順應(yīng)極化場(chǎng)排列，PVDF共聚體則無需延展即可極化。
經(jīng)蒸發(fā)沉積的金屬化層厚度通常是500~1000A，幾乎任何金屬化層均可以這樣沉積。常用的金屬有：鎳、鋁、銅、金及其合金。電極的制造是掩膜噴鍍，或用光刻膠進(jìn)行化學(xué)蝕刻連續(xù)金屬化。分辨率現(xiàn)可以達(dá)到25µm線寬，采用導(dǎo)電銀墨進(jìn)行絲印電極，其電極就厚得多，約為5~10µm，這種方法多用于在單片材上構(gòu)成多個(gè)傳感器且需要復(fù)雜形狀的電極。銀箔層是以薄膠層粘合，并與壓電膜容性耦合。每種電極各有優(yōu)缺點(diǎn)。
總的來說，噴鍍金屬用于高分辨率的陣列、低熱質(zhì)量的熱電應(yīng)用，或者惰性侵入式的醫(yī)學(xué)應(yīng)用。全金屬化片材可以用剃須刀片小心切割，不會(huì)造成膜厚方向的短路。網(wǎng)印油墨則非常牢固，也很柔韌，可以承受很高的應(yīng)力(>10%)，也可以在高電壓條件下使用，不會(huì)發(fā)生擊穿，并適于連續(xù)印制。但是，由于從絲印電極上切下元件時(shí)，極有可能使有厚油墨的壓電膜在厚度方向上短路，因而要留出非金屬化的邊緣。電極層從機(jī)械上限制了壓電膜對(duì)于作用在膜平面上的外部應(yīng)力和應(yīng)變的響應(yīng)，但它在“厚度模式”方向工作時(shí)很有用。
經(jīng)過金屬化之后，還要經(jīng)許多加工步驟后才生產(chǎn)出最后的成品。簡(jiǎn)言之，壓電膜是層壓在一種保護(hù)載體膜上，經(jīng)切割成形，并加引線或端子后包裝，有時(shí)還包括信號(hào)整理電路。經(jīng)封裝后的傳感器件范圍很廣，從幾平方毫米(包括ASIC芯片)的運(yùn)輸損壞傳感器到數(shù)平方米體育運(yùn)動(dòng)記分靶傳感器，足以說明這種技術(shù)的廣泛用途。
|
