【1】高級(jí)電路設(shè)計(jì)研發(fā)工程師
要求：
1）本科及以上學(xué)歷，兩年以上工作經(jīng)驗(yàn)，能夠自主獨(dú)立完成項(xiàng)目。
2）具備良好的溝通能力及團(tuán)隊(duì)合作精神，熱愛電子設(shè)計(jì)，愿意從事研究工作。
3）熟練使用Verilog/VHDL語(yǔ)言、C語(yǔ)言編程，用ModeSim完成時(shí)序仿真/驗(yàn)證，熟練使用QuartusII、NIOSII編輯環(huán)境。
4）具有模擬電路設(shè)計(jì)與調(diào)試工作經(jīng)驗(yàn)。
5）熟練掌握SRAM、SDRAM、DSP 和 MCU/Network Processor等多種數(shù)據(jù)接口
6）具有FPGA/ASIC/芯片設(shè)計(jì)和集成方面的經(jīng)驗(yàn)者優(yōu)先，具有圖像處理經(jīng)驗(yàn)者優(yōu)先
7）有EL、液晶，LED或等離子光電電路電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。
8）有系統(tǒng)設(shè)計(jì)和項(xiàng)目負(fù)責(zé)經(jīng)驗(yàn)優(yōu)先。
工作地點(diǎn)：江蘇常熟沿江開發(fā)區(qū)
